|
友情提示：本站提供全國400多所高等院校招收碩士、博士研究生入學考試歷年考研真題、考博真題、答案，部分學校更新至2012年，2013年；均提供收費下載。 下載流程： 考研真題 點擊“考研試卷””下載; 考博真題 點擊“考博試卷庫” 下載
《數字集成電路設計基礎》博士入學考試大綱
一、考試內容
1、 引言
集成電路設計基礎。
2、制造工藝
MOS 晶體管制造工藝，了解芯片封裝工藝。
3、器件
半導體器件，MOS 管工作特點，器件模型。
4、CMOS 反相器
反相器的電氣特性，反相器性能指標的定量分析，反相器設計的優化，工藝縮小對于設
計的影響。
5、設計組合電路
CMOS 邏輯門系列――靜態和動態、傳輸晶體管、無比和有比邏輯，優化邏輯門的方法，
新型低功耗高性能電路的設計技術。要求掌握組合 CMOS 數字電路的特點和性能，包括
CMOS 數字電路的面積、速度和功耗，掌握一些可以明顯提高電路性能的邏輯類型。
6、設計時序電路
寄存器、鎖存器、觸發器、振蕩器、脈沖發生器和施密特觸發器的實現，靜態與動態電
路實現的比較，時鐘策略的選擇。要求掌握時序模塊的 CMOS 實現方法，學會選擇合適
的時序電路和時鐘方法，以優化電路的性能、功耗和設計復雜性。
7、晶體管和版圖
晶體管的結構、特性，版圖的設計方法，版圖設計規則以及設計規則的制定原則。要求
掌握晶體管的結構及其特性，熟悉版圖設計的基本概念和相關技術，了解基本的版圖規
則。
8、線
互聯線的電路模型，互聯參數的量化，導線的 SPICE 模型，工藝尺寸的減小及它對互聯
的影響。要求掌握現代半導體工藝中互聯線的作用和特征，了解導線相關的寄生參數（電
容、電阻、電感）。
9、ASIC 介紹
ASIC 類型，設計流程，ASIC 經濟學，ASIC 單元庫。
10、基于包的 ASIC 設計
門陣列與標準單元設計方法，庫單元設計，庫結構，布局布線，I/O 單元，PAD，封裝技
術。
11、數據通路
數據通路，加法器，乘法器，移位器等基本運算功能塊
12、存儲器
存儲器內核，存儲器外圍電路等
二、考試題型
分析論述題、計算題、推導題、作圖題
三、考試形式
筆試、閉卷，考試時間為 180 分鐘，試卷滿分為 100 分。
免責聲明：本文系轉載自網絡，如有侵犯，請聯系我們立即刪除，另：本文僅代表作者個人觀點，與本網站無關。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關內容。
|
文章搜索
您現在的位置： 
